DynamicRC - 자유게시판

## Plane의 배치시 주의사항 ##

- 1차 전력 플레인과 접지 플레인들은 레이어 스택 중간 부분에 서로 인접해 있어야 함.
- 전력 플레인과 접지 플레인 간의 거리가 멀수록 전류 루프가 커져서 잡음도 커짐에 유의.

ex) 8층의 기판에서 전력과 플레인을 양쪽 끝에 놓았을 경우
. 누화가 최대가 된다.
(신호층들간의 누화는 상호 케피시턴스의 증가로 인해 동일 층에서의 누화보다 큼)
.전력 루프가 최대화 된다.
(전류가 플레인 주변과 신호를 따라서 흐르게 되는데 다량의 전류가 1차 전력 플레인
으로 들어가 접지 플레인을 거쳐 되돌아 오게 된다. 이때 전류의 루프가 커짐에 따라
EMC는 저하가 됨.)
.임피던스 제어력을 잃는다.
(신호가 제에 플레인으로 부터 멀어질수록 임피던스 제어의 정확성은 떨어짐.
=> 다른 금속 조각들이 가까이 있기 때문.)

## 레이어 적층(Layer Stack)시 주의 사항 ##

- 가급적 신호층을 두개 이상 인접시켜서는 안됨.
- 가급적 내부 신호층들은 내부적으로 대칭을 이루는 한쌍으로 배열 : -(가로),|(세로),-,|,-,|.
- 바깥층의 신호 라우팅을 최소화 한다.
- 바깥층들은 라우팅 후에 종종 접지된 구리로 플러딩(?) 한다.
(EMC를 억제하고 도금의 균형을 맞춰줌.)

## 부품배치 할때 주의사항 ##

- 회로특성을 고려한 배치
.Clock Line : _ Pattern은 최대한 짧게하고 다른 Pattern에 대한 인접 평행거리를 짧게 함.
_ Out에서 접속선까지의 배선이 20mm 이내에 되게 한다.(짧게)
_ 공급원이 기판 중앙에 배치하는것이 위험성이 낮다.
.Relay : _ 1차측은 전부 회로에서 분리.
_ coil단자 부분에서 Diode까지 최단이 되게 함.
.Trans : _ 교류고압에서 Pattern의 간격, 폭의 확인.
_ 전류용량에서의 폭을 확인.
_ 다른회로와 분리.
_ 입력단자에 가까이 배치.
_ 1차측과 2차측으로 분리.
.OP AMP : _ OP AMP의 입력측 길이를 짧게함.
_ +,-의 길이가 같게 배선을 함.
_ 입력 Pattern은 짧고 두껍게 배선 한다.
_ 입력 Pattern은 전부 분리한다.
- 자동배선 률을 고려한 배치
- 생산성을 고려한 부품의 배치
(자동삽입 및 솔더링)
- 시험성을 고려한 배치

## print 기판 실장 설계에 있어서의 유의 사항 ##

- Indeuctance는 배선의 길이에 배례하기 때문에 필요 이상으로 길게 하지 않는다.
(길게하면 noise가 발생하기 쉬워짐)
- noise 원인과의 분리

## noise 방사가 적은 신호 배선 ##

- 신호 전류의 loop 단면적을 작게 하는것.
(일반적인 print 기판의 회로에서 실시할 수 있는 유일한 방법.)
- 고주파 전류가 제일 가까운 곳에 있는 Earth 회로를 통해서 흐른다는 현상 이용.
- 신호선으로 부터의 noise 방사를 줄이기 위해서는 신호선 근처에 Return 전류가 흐르는

Return 회로를 설치하는 것이 중요.
(고주파의 Return 전류는 다른 Impedance가 낮은 Earth 회로가 존재한다 하더라도 그 부분을
흘러 전류의 loop의 단면적이 작아지며 방사가 감소되기 때문.)
- 다층기판을 사용하면 신호선으 바로 밑을 Return 전류가 흐르며 전류의 loop 단면적이 극소화
됨.
- 신호선 길이를 짧게 하기 위해서는 회로를 기능Block화 시켜 print 기판상에 기능Block마다
또한 관계가 깊은 Block을 가까이에 배치하는 것이 중요하다.
(전체의 신호선 길이가 짧아지며 회로로부터의 noise 방사가 적어짐.)

## 기판 실장 설계의 Point ##

1. Digital 회로와 Analog 회로를 전기적/물리적으로 분리한다.
- Digital 회로와 Analog 회로를 물리적으로 분리.
.Analog 영역과 Digital 영역을 기판상에서 분리하여 그 사이를 shield Pattern을 넣어 분리.
- 배선은 짧게 하여 inductance 성분을 작게 한다. 기판은 가능한 작게 한다.
- shield를 한다.
. 방사되는 noise에 대한 shield는 다른 회로에 누설되는 것을 감소할 수 있음.
- ground line의 강화.
. beta ground는 inductance를 최소로 하는 것이 가능하고 특히 신호선과 strip line을 형성
하여 선로의 낮은 Impedance화가 가능하여 대단히 유효함.

2. Digital 회로의 pulse 전류가 Analog 회로의 ground에 유입되지 않도록 한다.
- 회로를 몇 개의 group으로 나누어 그 group 각각에 독립된 하나의 ground를 가지게 한다.
- 고주파에서는 ground Impedance가 증대하므로 ground를 짧게하여 impedance를 최소화하는
것이 중요.
. 다층기판을 이용하여 ground 층을 설계하고 회로와 ground 면의 접속을 최단으로 접속하는
여러개의 ground로 함.
- analog와 Digital 회로 간의 분리를 제한한는 데에는 절연회로를 이용함.

3. Analog 회로의 배선을 짧게
- 고주파영역에서는 print기판의 pattern이 갖는 inductance L에 의해 print 기판의 내부에는
noise가 발생함.
- Beta ground의 채용
. inductance를 감소시키는데 더욱 좋은 방법.
. 저주파 영역에서는 하나의 ground를 기본으로 하는 것이 고주파 영역에서는 gorund
impedance를 낮추기 위해 Beta ground로 함.
. Beta ground는 다른 회로로 부터의 유도 noise를 억제하고 또한 복사 noise를 방지하는
효과가 있음.
. 정밀도가 요구되는 Analog/ Digital 혼재 print 기판은 거의 Beta ground를 이용함.

4. Loop 면적을 최소로 한다.
- 전자유도 현상에 따라 전원/ground line과 신호선 line에 loop를 형성하고 있으면 그 loop를
관통하는 자속의 변화에 의해 그 loop에는 유도전류가 흐른다.
- 전원 ground 간의 loop 면적
. Decoupling condenser를 넣으면 loop 면적을 작게 할 수 있다.
- 신호 line의 loop 면적
. 전류의 왕복을 접근 시킨다.
- print 기판 내부에는 그 loop가 갖고 있는 inductance에 의해 noise가 발생하고 그 크기는 서로
사슬 모양으로 교차하는 자속의 양에 비례하므로 loop 면적을 최소로 함으로써 유도전류를
작게 할 수 있다.
- 전원/ground 선에 가능한 loop 면적을 최소로 하는 방법
. mesh 상태의 전원/ground로 함.
. decoupling condenser를 실장함으로써 실질적인 loop inductance를 감소 시킴.
. 전원/ground 선의 근접 배선의 최선의 방법은 Beta ground, Beta 전원의 사용임.
- 신호선에 따라 가능한 loop 면적을 최소로 하는 방법
.Digital 회로에 전류가 비교적 큰 부하 등을 구동하는 경우는 전원과 ground line의 변동을
일으키는 noise 원인이 됨.
==>> 신호선과 Return 선이 평행하게 pair가 되도록 가로로 배선하여 loop 면적을 작게 함.
- 신호선에 따라 가능한 loop antenna는 noise를 방출함.
. 신호선은 가능한 한 ground 선에 근접하게 가로로 배선하고 신호선의 impedance를 낮춤.
. 기판의 한쪽 면을 ground 면으로 함. ground 면을 많이 사용하는 다층기판의 채용은 대단히
효과가 있고 더욱 효과적으로 신호선의 impedance를 낮추는 것이 가능함.

5. Decoupling condenser를 넣음.
. Digital IC가 급격한 전류 변화를 하면 inductance에 의해 전원으로 부터의 전류공급이
IC의 변화에 응답하지 못해서 큰 noise 전압이 발생함.
. IC의 전원/ground 간에 고추파용 Decoupling condenser를 실장하여 IC의 고속의 동작 전류를
decoupling condenser로 부터 공급함.
. decoupling condenser의 용량값은 부족하지 않도록 하고 긴 pattern으로부터 공급하지
않도록 IC의 pin 단자에 근접하게 실장을 함.
. 전원 pattern을 짧게 배선하여 낮은 impedance로 함. 사용하는 소자는 근접하여 배치를 함.
(소자의 분산 배치를 하지 않음.)
. 다층기판을 채용하여 Beta 전원, Beta ground의 구성을 함.
. decoupling condenser는 Loop 면적을 세분화하는 것에서 부터 noise의 방사와 침입의
방지에도 효과가 있음.
- Analog/Digital 회로를 부득이 고용전원으로 하는 경우는 digital 회로로부터의 pulse성
noise의 대신 들어가는 것에 주의하여 Analog 회로의 전원 line은 filter를 사용하여 충분히
noise를 제거해둘 필요가 잇음.

6. pattern의 병행 배선
- 근접한 병행 배선은 전자유도/정전유도로 closstalk의 원인이 됨.
(고밀도 기판이 되면 pattern 간도 좁아지고 그 경향은 두그러짐.)
- 전압/전류가 급격히 변화하는 배선은 다음과 같은 것들과 근접시켜 배선을 하지 않는다.
. impedance가 높은 입력부의 배선
. noise 약한 부분의 배선
- 배선을 shield를 함.
. 신호선 간에 shield pattern을 넣고 정전shield를 하면 신호선 간의 결합을 방지할 수 있음.
- 다층기판을 이용하여 beta earth로 하고, 신호선의 impedabce를 낮춤.

## 다층기판의 이점 ##

- 균일하고 낮은 impedance의 기준전위를 얻을수 있음.
- Beta ground 면과 신호선 pattern과의 간격이 좁아 신호선의 고주파 impedance가 낮아짐.
- 전원층, ground 층은 평판 plaine이 되므로 shield의 역할을 수행함.
- Closstalk를 감소시킬수 있음.
- 도체 pattern이 Antenna가 되어 외부에 전자 noise를 방사하는 것을 억제할 수 있음.
- 전자 noise가 기판 내부에 침입하는 것을 억제할 수 있음.
- 고밀도 실장이 가능함.
- 내층의 전원층과 Ground층과의 사이의 형성 용량으로 교류적으로는 동전위가 되고 신호선과의
사이에 strip line의 구성이 가능함.
(전송로로써 이상적임)

## 수동배선시 주의사항 ##

- Pattern의 각도 : _ 신호선 - 45도
_ 넓은 Pattern - 45도 or 90도.
- Clock Line : _ Clock Line이 긴 경우 : 150mm를 초과하는 경우 완전 guard.
_ 접속선이 많은 경우 : 데이지체인 형식으로 한번에 이어서 연결.
_ Clock Line과 Bus Line의 평행을 피함.
=> .분리 또는 거리를 충분히 줌.
.쌍방의 평형거리를 짧게 함.
.쌍방향 사이에 GND나 다른 신호를 넣는다.
- 최소 기판단 도체의 간격
. 외층 : 기판의 외각의 shiele pattern인 경우 : A > 0.5mm = 약 20mils
기판단 도체가 신호선인 경우 ==>> A > 0.8mm = 약 31.5mils
. 내층 : 외형단 ==>> A > 1.5mm = 약 60mils
단자의 외형단 ==>> A > 2.0mm = 약 79mils
- 내층의 shiele 분리 ==>> A > 1.0mm = 약 40mils
- 내층에 도체가 부분이 클경우 gas 제거용의 Clearance를 만들 것.
- 분기 Pattern : T분기와 +분기는 사용불가.
- Pattern의 도중에서 접속하는것은 피한다.
- 90도 이하의 각도는 R > W가 되게 할것
- 최단거리로 접속할 것.
- Tear-drop 생성.

## 아날로그 회로의 PCB패턴의 설계요령 ##

- 신호패턴을 짧게 함.
- 가급적 직선적으로 접속하도록 배치.
- 부품배치도 회로도와 같은 흐름이 되도록 고려 함.

## Analog 회로의 배치 방법 ##

- 원칙적으로 level이 다른 신호를 취급하는 회로를 떨어지게 하는것과 level이 다른 신호를
취급하는 회로의 전류가 print 기판사의 동일 부분을 흐리지 않도록 하는 것이 중요.

## Analog/Digital 혼재 회로기판 실장설계의 point ##

- digital 회로가 noise 원인이 되거 정밀한 Analog 회로에 영향을 줌.
- Analog 회로가 digital 회로에 의해 동작상의 margin이 없고, 받은 noise는 성능/정밀도에
직접 영향을 줌.
- Analog 회로의 성능은 기판실장 설계의 질에 따라 크게 변함.
(기판실장 설게의 초기 단계부터 내 noise 성의 관점에서 부품 실장을 위한 충분한 검사가
필요.)
- 실장 설계의 point
. Digital/Analog 회로의 분리
. 전원과 ground의 저Impedance화
-전자 결합을 줄익 위한 방법

. 발생하는 자속을 고투자율의 철 등으로 shield함.
. 피유도선의 loop 면적을 작게 하여 서로 사슬모양으로 교차하는 자속을 작게하면 좋고,
이 경우 일반적으로는 선을 Twist하여 발생된 기전력을 부정함.

## 열 처리 방법 ##

- heat sink가 필요한 경우 사용(발열이 적은 경우에는 기판상에 패턴을 크게 형성시켜
패턴을 heat sink대신 사용)
- 열에 민감한 부품고 영향이 적은 부품 등을 고려하여, 부품을 배치를 하는 단계에서
부터 고려하는 것이 필요함.
- PCB를 케이스에 넣어 동작을 시킬경우 : 열의 배출관계 등을 고려하여 필요하면 팬
등을 추가하여야 하나, 제품의 사용장소 등을 잘 고려하여 팬의 설치유무를 판단
해야함.

## 간섭 등의 처리 ##

- 저항 성분이나 인덕턴스는 도체가 굵게 짧을수록 작아지므로 고주파 전류가 흐르는
리드 선을 가능한 굵게 배선하는게 필요.
- 패턴이 너무 가늘고 길면 임피던스의 증가로 전압 강하량이 증가하여 악영향을 미침.
- 패턴의 각도는 임피던스의 연속성을 위하여 가능한한 예각으로 처리함.
- 아날로그/디지탈 회로가 섞여 있을 경우 : 가능한 한 군을 이루어 배치를 하고,
접지를 분리하여 최종단에서 묶어주는 방법으로 처리를 함.
- 고주파에서 전기 회로를 호팜하고 있지 않는 기판상의 모든 영역은 전기적으로 접지
하는것이 필수적임.
- 유도 노이즈를 받기 쉬운 장소는 그라운드 패턴으로 에워싸면 주위로 부터의 영향을
다소 막는 효과가 있음.
- PCB 상의 큰 잡음 원이 되는 장소를 그라운드 패턴으로 에워싸면 주위로 퍼지는
유도를 막는 효과가 있음.

## 땜납의 주의사항 ##

- 모재의 청정상태를 유지할것.
- 적당한 플럭스(fulx)를 적당량 사용할것.
- 땜납의 불순물을 관리할것.
- 적정온도로 균일하게 가열할것.
- 적정시간의 설정.
- 모재의 고정.
- 공구와 설비의 사용기술을 습득할것.

## 육안 검사 유의사항 ##

- 검사의 중점 포인트를 잡을것.
.반도체의 방향, 콘덴서의 극성 , 저항의 용량, 부품의 방향등...
- 검사의 순서를 바꿀것.
.늘상 같은 형태의 흐름으로 검사를 하느것 보다 흐름의 순서를 한번씩 바꾸어 검사.
- 각도를 바꿀것.
.기판을 움직이거나, 몸을 움직여서 보는 각도를 바꾸어 검사.
- 시간을 변화 시킬것.
.어제 발견되지 않은 불량이 오늘 발견이 되는 경우도 있음.
- 검사원을 바꿀것.
.재검사를 해도 발견이 되지 안을경우(사람마다 보는 관점이 틀림)
- 현물견본과 비교를 할것.

## Bypass Condenser의 배치시 주의사항 ##

- 전원 입력용 : .전원단자 부근에 배치.
.배선은 짧고 굵게하며 내층 도통용 Via Hole을 여려개 만든다.
- IC용 : .IC의 Pin부근에 배치
.Vcc에 가까운 쪽을 Vcc에서 접속한다.
- IC의 갯수에 비례에 대해서 Vcc Pin에 가까운 측에 균등하게 배치.

Print판의 동박에 있어서 몇%가 동박인 채로 남고 몇%가 녹여서 없어 지는지를
나타내는 것이 잔동률 ( Remained Copper Ratio)이다.
일반적으로 Print판에 동박으로 남는 부분은 copper, 배선, 패드, 비아 등에 의하여
동박으로 남는다. .WinPCB 4.0 에서는 특정 레이어의 잔동률에 대한 report를 내주는
기능을 추가 하였다.

다음 화면은 1번층의 잔동률을 계산하여 그 결과를 나타내는 화면으로 print 판의
62.6%가 동판으로 남아 있다는 결과를 내준다.
일반적으로 잔동률이 클수록 노이즈에 강한 기판으로 그 성능을 발휘할 수 있다고
설계자들은 말한다.

BetaPattern 산출 기능
--------------------------------------------------------------------------------
BetaPattern 이란 2층 또는 4층 기판에서 Top layer와 Bottom layer에 있는 특정 신호를
전달하는 동판을 의미하는데 이는 Beta V 와 Beta Earth 로 구분 된다.
Beta V 는 전원신호가 될 것이고 Beta Earth는 Ground 신호가 될 것이다.
흔히 Beta V는 Top층에 Beta Earth는 Bottom 층에 할당하여 배선하는 경우가 적합하다.
BetaPattern Ratio란 해당 층에서 BataPattern이 차지하고 있는 비율을 수치로 나타내는
값으로 흔히 25% 이상 차지 하도록 할 경우 noise에 강한 PCB가 된다.

위의 경우 Layer 1에 VCC를 beta pattern으로 설정하였고 해당 신호의 Beta율은 50.7%가 된다.
이는 아마도 copper pour 를 수행하여 많은 beta V가 점유하고 있기 때문이다.

Transparent Ratio of PCB

--------------------------------------------------------------------------------

2층 또는 4층의 경우 Top layer 와 Bottom Layer가 이루는 동판들은 각각 잔동율로
나타낼 수 있다.
Transparent Ratio 는 이들 2층의 동판을 겹쳐 놓았을 때 동판이 남아 있는 부분과
동판이 없는 부분을 확인 할 수 있다.
즉 2층의 동판을 겹쳐 놓았을 때 투과 되는 정도를 Transparent ratio 라 하며
WinPCB에서는 이를 계산해 준다.

출처: http://pcb.pe.kr/

취미가 또 학문이 되어가고 있습니다. ㅋㅋㅋ
예전에 제가 자작천국에 글을 올렸는데 너무 깊이 들어가면 삼천포로 빠지니 적당히 취미 수준으로 하자고 했더니
권순일님께서 지금 회사 숙소가 삼천포에 있다고 하시며 웃었던 기억이나네요 ㅋㅋㅋ